



Karta przedmiotu

Nazwa i kod przedmiotu	Projektowanie układów VLSI, PG_00048579						
Kierunek studiów	Elektronika i telekomunikacja						
Data rozpoczęcia studiów	luty 2023 r.		Rok akademicki realizacji przedmiotu		2022/2023		
Poziom kształcenia	II stopnia		Grupa zajęć		Grupa zajęć fakultatywnych Grupa zajęć powiązanych z prowadzonymi badaniami naukowymi w dziedzinie nauki związanej z kierunkiem - profil ogólnoakademicki		
Forma studiów	stacjonarne		Sposób realizacji		na uczelni		
Rok studiów	1		Język wykładowy		angielski		
Semestr studiów	1		Liczba punktów ECTS		1.0		
Profil kształcenia	ogólnoakademicki		Forma zaliczenia		zaliczenie		
Jednostka prowadząca	Wydział Elektroniki, Telekomunikacji i Informatyki -> Katedra Systemów Mikroelektronicznych						
Imię i nazwisko wykładowcy (wykładowców)	Odpowiedzialny za przedmiot		dr hab. inż. Adrian Bekasiewicz				
	Prowadzący zajęcia z przedmiotu		dr hab. inż. Adrian Bekasiewicz				
Formy zajęć i metody nauczania	Forma zajęć	Wykład	Ćwiczenia	Laboratorium	Projekt	Seminarium	RAZEM
	Liczba godzin zajęć	15.0	0.0	0.0	0.0	0.0	15
	W tym liczba godzin zajęć na odległość: 0.0						
Aktywność studenta i liczba godzin pracy	Aktywność studenta	Udział w zajęciach dydaktycznych, objętych planem studiów		Udział w konsultacjach		Praca własna studenta	RAZEM
	Liczba godzin pracy studenta	15		2.0		8.0	25
Cel przedmiotu	Wprowadzenie do projektowania układów VLSI z naciskiem na omówienie rozwiązań algorytmicznych stosowanych do generowania ich topologii						

Efekty uczenia się przedmiotu	Efekt kierunkowy	Efekt z przedmiotu	Sposób weryfikacji i oceny efektu
	[K7_W04] zna i rozumie w zaawansowanym stopniu zasady, metody i techniki programowania oraz zasady tworzenia oprogramowania komputerów albo programowania urządzeń lub sterowników wykorzystujących mikroprocesory albo inne elementy lub układy programowalne, specyficznych dla kierunku studiów, a także organizację pracy systemów wykorzystujących komputery lub te urządzenia	Student jest zaznajomiony z algorytmami stosowanymi w projektowaniu układów VLSI (funkcje celu, sposób działania, ograniczenia, itp.) i potrafi wybrać odpowiedni algorytm rozwiązywania problemów w danym etapie projektowania układu.	[SW3] Ocena wiedzy zawartej w opracowaniu tekstowym i projektowym
	[K7_U07] potrafi wykorzystać zaawansowane metody wspomagania procesów i funkcji, specyficzne dla kierunków studiów	Student potrafi wykorzystać podejścia algorytmiczne do rozwiązania zadań wynikających z wybranych etapów projektowania układów VLSI.	[SU1] Ocena realizacji zadania [SU2] Ocena umiejętności analizy informacji
	[K7_W03] zna i rozumie w pogłębionym stopniu budowę i zasady działania komponentów i systemów związanych z kierunkiem studiów, w tym teorie, metody i złożone zależności między nimi oraz wybrane zagadnienia szczegółowe – właściwe dla programu kształcenia	Student jest zaznajomiony z zagadnieniami projektowania układów VLSI, a także rozumie podstawowe kroki projektowania i rozumienie ich znaczenia z punktu widzenia generowania topologii.	[SW3] Ocena wiedzy zawartej w opracowaniu tekstowym i projektowym
	[K7_K02] jest gotów do krytycznej oceny odbieranych treści, uznawania znaczenia wiedzy w rozwiązywaniu problemów poznawczych i praktycznych	Student potrafi dokonać analizy dyskutowanych podejść algorytmicznych względem ich wad oraz zalet w kontekście projektowania układów VLSI.	[SK2] Ocena postępów pracy

Treści przedmiotu	<ol style="list-style-type: none"> 1. Wprowadzenie do projektowania układów VLSI: <ol style="list-style-type: none"> 1. Rys historyczny, 2. Rozwój układów VLSI, 3. Wyzwania i przyszłość 2. Projektowanie układów VLSI: <ol style="list-style-type: none"> 1. Hierarchiczne podejście do projektowania, 2. Fotolitografia, 3. Reguły stosowane do generowania topologii, 4. Style projektowania, 5. Etapy projektowania topologii, 6. Obudowy układów VLSI, 7. Złożoność problemu 3. Wprowadzenie do teorii grafów <ol style="list-style-type: none"> 1. Macierzowa reprezentacja grafów 2. Hipergrafy 3. Aproksymacja topologii układów elektronicznych przy użyciu grafów 4. Wybrane algorytmy grafowe 4. Partitioning <ol style="list-style-type: none"> 1. Problem podziału na różnych poziomach abstrakcji układu 2. Wyzwania związane z podziałem 3. Wybrane algorytmy podziału 5. Floorplanning <ol style="list-style-type: none"> 1. Znaczenie w hierarchicznym procesie projektowania 2. Definicja problemu i funkcje celu 3. Wybrane algorytmy podziału 4. Symulowane wyżarzanie i schematy reprezentacji danych 5. Obliczanie powierzchni 6. Podejście analityczne 7. Floorplanning a routing – dyskusja 6. Placement <ol style="list-style-type: none"> 1. Definicja problemu, funkcje celu i złożoność 2. Podejścia do rozwiązania problemu rozmieszczenia 3. Techniki linearyzacji 4. Problem nakładania się modułów i związane z nim ograniczenia 5. Rozwiązywanie konfliktów – legalizacja 6. Rozmieszczenie szczegółowe i powiązane algorytmy 7. Routing <ol style="list-style-type: none"> 1. Definicja problemu, ograniczenia i modele 2. Wybrane algorytmy (maze, line-search, A*-search) 3. Routing globalny – sekwencyjne i równoległe podejście do problemu 4. Routing szczegółowy – wybrane algorytmy 5. Full-chip routing – podejścia hierarchiczne i wielopoziomowe 6. Współczesne wyzwania routingu (integralność sygnału, fabrykacja, niezawodność) 8. Synteza sieci zegara i zasilania dla VLSI <ol style="list-style-type: none"> 1. Przegląd sieci zegara stosowanych w VLSI 2. Algorytmy generowania sieci zegara 3. Projektowanie sieci zasilających 4. Optymalizacja w kontekście generowania sieci zasilających 5. Szum 9. Testowanie i symulacja uszkodzeń <ol style="list-style-type: none"> 1. Znaczenie testowania dla masowej produkcji 2. Podejścia do testowania układów VLSI oraz złożoność problemu 3. Automatyczna generacja wzorców testowych 														
Wymagania wstępne i dodatkowe															
Sposoby i kryteria oceniania osiągniętych efektów uczenia się	<table border="1"> <thead> <tr> <th>Sposób oceniania (składowe)</th> <th>Próg zaliczeniowy</th> <th>Składowa oceny końcowej</th> </tr> </thead> <tbody> <tr> <td>Ćwiczenia praktyczne</td> <td>50.0%</td> <td>40.0%</td> </tr> <tr> <td>Kolokwium</td> <td>50.0%</td> <td>50.0%</td> </tr> <tr> <td>Frekwencja</td> <td>0.0%</td> <td>10.0%</td> </tr> </tbody> </table>	Sposób oceniania (składowe)	Próg zaliczeniowy	Składowa oceny końcowej	Ćwiczenia praktyczne	50.0%	40.0%	Kolokwium	50.0%	50.0%	Frekwencja	0.0%	10.0%		
Sposób oceniania (składowe)	Próg zaliczeniowy	Składowa oceny końcowej													
Ćwiczenia praktyczne	50.0%	40.0%													
Kolokwium	50.0%	50.0%													
Frekwencja	0.0%	10.0%													
Zalecana lista lektur	<p>Podstawowa lista lektur</p> <p>Uzupełniająca lista lektur</p> <p>Adresy eZasobów</p>	<ol style="list-style-type: none"> 1. N.A. Sherwani, Algorithms for VLSI physical design automation, 3rd ed. Kluwer Academic Publishers, Boston, 1999. 2. L.-T. Wang, Y.-W. Chang, and K.-T. Cheng, Electronic design automation: synthesis, verification, and test, The Morgan Kaufmann Series in Systems on Silicon, Amsterdam, 2009. 3. S.M. Sait and H. Youssef, VLSI physical design automation: theory and practice, IEEE Press, New York, 1995. 4. C.H. Papadimitriou, K. Steiglitz, Combinatorial optimization: algorithms and complexity, Dover Publications, Mineola, 1998. 5. M. Sarrafzadeh, C.K. Wong, An introduction to VLSI physical design, Mc-Graw-Hill Series in Computer Science, New York, 1996. 6. A.B. Kahng, J. Lienig, I.L. Markov, and, J. Hu, VLSI Physical Design: From Graph Partitioning to Timing Closure, Springer, 2011. 1. R.J. Baker, CMOS: circuit design, layout, and simulation, IEEE Press & Wiley, Hoboken, 2010 2. N.H.E. Weste and D.M. Harris, CMOS VLSI design: a circuits and systems perspective, Addison-Wesley, Boston, 2011. 3. W.-K. Chen (Ed.), The VLSI handbook, CRC Press, Boca Raton, 2007. 4. C.J. Alpert, D.P. Mehta, S.S. Sapatnekar (eds.), Handbook of Algorithms for Physical designAutomation, CRC Press, 2009. <p>Adresy na platformie eNauczanie:</p>													

Przykładowe zagadnienia/ przykładowe pytania/ realizowane zadania	
Praktyki zawodowe w ramach przedmiotu	Nie dotyczy