

Karta przedmiotu

Nazwa i kod przedmiotu	Nowoczesne trendy w mikroelektronice, PG_00064031						
Kierunek studiów	Elektronika i telekomunikacja						
Data rozpoczęcia studiów	luty 2026 r.		Rok akademicki realizacji przedmiotu		2026/2027		
Poziom kształcenia	II stopnia		Grupa zajęć		Grupa zajęć fakultatywnych Grupa zajęć specjalnościowych Grupa zajęć powiązanych z prowadzonymi badaniami naukowymi w dziedzinie nauki związanej z kierunkiem - profil ogólnoakademicki		
Forma studiów	stacjonarne		Sposób realizacji		na uczelni		
Rok studiów	1		Język wykładowy		polski		
Semestr studiów	2		Liczba punktów ECTS		1.0		
Profil kształcenia	ogólnoakademicki		Forma zaliczenia		zaliczenie		
Jednostka prowadząca	Wydziały Politechniki Gdańskiej -> Wydział Elektroniki, Telekomunikacji i Informatyki						
Imię i nazwisko wykładowcy (wykładowców)	Odpowiedzialny za przedmiot		dr hab. inż. Piotr Płotka				
	Prowadzący zajęcia z przedmiotu		dr hab. inż. Piotr Płotka				
Formy zajęć	Forma zajęć	Wykład	Ćwiczenia	Laboratorium	Projekt	Seminarium	RAZEM
	Liczba godzin zajęć	0.0	0.0	0.0	0.0	15.0	15
	W tym liczba godzin zajęć na odległość: 0.0						
	Adres kursu na platformie eNauczanie: https://enauczanie.pg.edu.pl/2025/course/view.php?id=1396						
Aktywność studenta i liczba godzin pracy	Aktywność studenta	Udział w zajęciach dydaktycznych, objętych planem studiów		Udział w konsultacjach		Praca własna studenta	RAZEM
	Liczba godzin pracy studenta	15		2.0		8.0	25
Cel przedmiotu	Celem jest wyrobienie u studenta umiejętności korzystania z nowo publikowanej profesjonalnej literatury przeglądowej, w tym artykułów przeglądowych z ważnych konferencji międzynarodowych w celu wytworzenia obrazu bieżącego stanu wiedzy w wybranym zakresie tematyki inżynierskiej, a także w celu określenia najbardziej prawdopodobnych kierunków rozwoju rozwiązań technicznych w tym zakresie w perspektywie kilku najbliższych lat. Cel ten jest realizowany na przykładzie bieżących kierunków rozwoju konstrukcji i technologii zaawansowanych układów scalonych. Celem jest także wyrobienie umiejętności przekazania tego obrazu grupie osób ze środowiska inżynierskiego, zajmującej się zblizoną tematyką.						

Efekty uczenia się przedmiotu	Efekt kierunkowy [K7_U10] potrafi samodzielnie planować i realizować własne uczenie się przez całe życie i ukierunkowywać innych w tym zakresie, w tym wykorzystując zaawansowane techniki informacyjno-komunikacyjne (ICT) oraz komunikować się w obszarze tematyki specjalistycznej ze zróżnicowanymi kręgami odbiorców, odpowiednio uzasadniać stanowiska, prowadzić debatę, przedstawiać i oceniać różne opinie i stanowiska oraz dyskutować o nich, a także komunikować się z użyciem specjalistycznej terminologii związanej z kierunkiem studiów	Efekt z przedmiotu Potrafi, na podstawie dostępnej technicznej literatury przeglądowej, wyrobić sobie obraz aktualnego stanu wiedzy w wybranej problematyce z zakresu konstrukcji lub technologii nowoczesnych układów scalonych. Potrafi również na tej podstawie wyrobić sobie pogląd na prawdopodobny postęp w tej tematyce w perspektywie kilku najbliższych lat. Potrafi przekonać do swoich wniosków grupę słuchaczy o wykształceniu i doświadczeniu zawodowym podobnym do swojego.	Sposób weryfikacji i oceny efektu [SU2] Ocena umiejętności analizy informacji [SU5] Ocena umiejętności zaprezentowania wyników realizacji zadania
	[K7_K02] jest gotów do krytycznej oceny odbieranych treści, uznawania znaczenia wiedzy w rozwiązywaniu problemów poznawczych i praktycznych	Potrafi, na podstawie dostępnej technicznej literatury przeglądowej, wyrobić sobie obraz warunków koniecznych do spełnienia, aby prezentowany w literaturze, i przewidywany przez niego, postęp w rozwoju danej grupy rozwiązań technicznych mógł być urzeczywistniony. Potrafi obiektywnie oceniać rzeczywistą wagę rozwiązań prezentowanych w literaturze.	[SK5] Ocena umiejętności rozwiązywania problemów występujących w praktyce
Treści przedmiotu	Treści przedmiotu - seminarium Tematy przygotowywane przez studentów będą zmieniane z roku na rok, tak aby nadszły za zmianami zachodzącymi w rozwoju technologii mikroelektronicznych. W roku 2025/2026 studenci pracowali nad tematami wymienionymi niżej. Obowiązkową podstawą pracy jest artykuł przeglądowy zaproponowany, albo zatwierdzony przez nauczyciela. Student przygotowuje dwa referaty. W pierwszym referacie przedstawia tematykę tego artykułu. W drugim referacie rozszerza swoją tematykę w oparciu o dodatkowe publikacje, których lista wymaga zatwierdzenia przez nauczyciela. Tematy 2026/2027: 01. Perspektywy przetwarzania danych w pamięciach 02. Perspektywy przetwarzania danych blisko pamięci flash 03. Układy scalone CMOS o trójwymiarowej konstrukcji - Samsung 04. Pionowe scalanie pMOS i nMOS TSMC 06. CMOS mózg interfejs 07. Projektowanie i zastosowania scalonych przetworników w komercyjnej technologii CMOS 08. IEDM2024 - historia i przyszłość układów scalonych 09. Obudowy układów scalonych 10. Czujniki inspirowane skórą 12. TSMC platforma fotoniczna dla przesyłania danych na krzemie 13. Perspektywy skalowania układów scalonych z uwzględnieniem krzemu i półprzewodników dwuwymiarowych 14. Przewidywania rozwoju układów scalonych wykonanych z półprzewodników dwuwymiarowych 15. Transystory polowe z nanorurek węglowych 16. Układy scalone dla piezoelektrycznych źródeł energii elektrycznej 17. Scalanie przyrządów mocy z GaN		
Wymagania wstępne i dodatkowe	Wymagania wstępne zależą od kierunku studiów studenta. Student kierunku Elektronika powinien bardziej wejść głębiej w tematykę przedmiotu, a studenci innych kierunków, traktujący przedmiot jako uzupełniający, powinni nabyć bardziej ogólną wiedzę i umiejętności. Dlatego student kierunku Elektronika powinien mieć wiedzę z zakresu elementów elektronicznych, podstaw mikroelektroniki i podstaw projektowania układów scalonych. Studenci innych kierunków mogą mieć mniej szczegółową wiedzę o tych zagadnieniach.		
Sposoby i kryteria oceniania osiągniętych efektów uczenia się	Sposób oceniania (składowe)	Próg zaliczeniowy	Składowa oceny końcowej
	Ocena prezentacji przez nauczyciela i słuchaczy	50.0%	60.0%
	Ocena udziału studenta w dyskusji	50.0%	20.0%
	Ocena ze sprawdzianu dotyczącego wszystkich prezentacji	50.0%	20.0%

Zalecana lista lektur	Podstawowa lista lektur	1. Kaur, R, Asad, A; Mohammadi, F, A Comprehensive Review of Processing-in-Memory Architectures for Deep Neural Networks, COMPUTERS, vol. 13 (7), 174, JUL 2024; DOI 10.3390/computers13070174; 2. H. -T. Lue, C. -H. Hung, K. -C. Wang and C. -Y. Lu, "Prospects of Computing in or Near Flash Memories," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4, doi: 10.1109/IEDM50854.2024.10873502; 3. Juhun Park, Jaehyun Park, et.al., Realization of CMOS operation in 3-dimensional stacked FET with self-aligned direct backside contact, Japanese Journal of Applied Physics, vol. 63, Number 12, 120803, 2024; ; DOI 10.35848/1347-4065/ad8fb5 4. S. Liao et al., "First Demonstration of Monolithic CFET Inverter at 48nm Gate Pitch Toward Future Logic Technology Scaling," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4, doi: 10.1109/IEDM50854.2024.10873334; 5. Radamson, HH; Miao, YH; et al, CMOS Scaling for the 5 nm Node and Beyond: Device, Process and Technology, Nanomaterials 2024, 14(10), 837; https://doi.org/10.3390/nano14100837; 6. B. Dutta et al., "Neuropixels Probe: A 130nm/55nm CMOS-Based Integrated Multimodal Microsystems Technology Platform for Large Scale Brain Wide Recording," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4, doi: 10.1109/IEDM50854.2024.10873334; 7. Rawat, U, Anderson, JD, Weinstein, D, Design and Applications of Integrated Transducers in Commercial CMOS Technology, FRONTIERS IN MECHANICAL ENGINEERING-SWITZERLAND, v8, 902421, 2022, DOI: 10.3389/fmech.2022.902421; 8. Barriers and Forging Ahead," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4, doi: 10.1109/IEDM50854.2024.10872992; A. Aleksov, G. C. Dogiamis, A. Elsherbini and J. Swan, "Tomorrow's Modular & Scalable Compute Systems," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4, doi: 10.1109/IEDM50854.2024.10873585; 9. S. Arkalgud et al., "Implications of Wafer Bonding for Advanced Logic Technology Development," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4, doi: 10.1109/IEDM50854.2024.10873321; 10. C. Wu, W. Wang, D. Zhong and Z. Bao, "Skin-Inspired Sensors and Integrated Circuits for Wearables and Implantables (Invited)," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4, doi: 10.1109/IEDM50854.2024.10873409; 11. S. K. Yeh et al., "Silicon Photonics Platform for Next Generation Data Communication Technologies," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4, doi: 10.1109/IEDM50854.2024.10873369; 12. Mohamed Morsy, Faycal Znid, Abdallah Farraj, A critical review on improving and moving beyond the 2 nm horizon: Future directions and impacts in next-generation integrated circuit technologies, Materials Science in Semiconductor Processing, Volume 190, 2025, 109376, https://doi.org/10.1016/j.mssp.2025.109376; 13. Lei Yin, Ruiqing Cheng, Jiahui Ding, Jian Jiang, Yutang Hou, Xiaoqiang Feng, Yao Wen, and Jun He, Two-Dimensional Semiconductors and Transistors for Future Integrated Circuits, ACS Nano 2024 v18 (11), 7739-7768; DOI: 10.1021/acsnano.3c10900; 14. Y.-F. Liu et al., "High-Performance Aligned Carbon Nanotube FETs with Record Transconductance of 3.7 mS/μm," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4, doi: 10.1109/IEDM50854.2024.10873592; 15. Di Li, Chun Wang, Xinhui Cui, Dongdong Chen, Chunlong Fei, Yintang Yang, Recent progress and development of interface integrated circuits for piezoelectric energy harvesting, Nano Energy, vol. 94, 106938, 2022, https://doi.org/10.1016/j.nanoen.2022.106938; 16. F. Udrea, "Combo ICeGaN: The Combination of a Smart GaN HEMT and an IGBT," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4, doi: 10.1109/IEDM50854.2024.10873403;
	Uzupełniająca lista lektur	do uzgodnienia z prowadzącym
	Adresy eZasobów	
Przykładowe zagadnienia/ przykładowe pytania/ realizowane zadania	1. Jakie operacje logiczne można wykonywać w układach scalonych pamięci dynamicznych o swobodnym dostępie. 2. Czy należy spodziewać się rozwoju grafenowych układów scalonych. Odpowiedź uzasadnij. 3. Jakie przetworniki można integrować z wcześniej wykonanymi układami scalonymi CMOS? 4. Wymień podstawowe ograniczenia w dalszym skalowaniu układów CMOS.	
Zajęcia praktyczne w ramach przedmiotu	Nie dotyczy	

Dokument wygenerowany elektronicznie. Nie wymaga pieczęci ani podpisu.